PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-158585

(43)Date of publication of application: 31.05.2002

(51)Int.CI.

H03M 1/18 HO4N 5/14

(21)Application number: 2000-349790

(71)Applicant:

SONY CORP

(22)Date of filing:

16.11.2000

(72)Inventor:


NISHIO KENICHI

(54) ANALOG FRONT-END CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To minimize the occurrence of noise and power consumption in respective using situations.

SOLUTION: An analog signal imaged by a charge transfer device (CCD: not shown) is supplied to a correlation double sampling(CDS) circuit 2 through an input terminal 1. Then, the imaged analog signal is fetched through the CDS 2 and the signal fetched through the CDS 2 is supplied to a programmable gain control amplifier(PGA) 4 of an analog form through a switching switch 3. A signal gain-controlled by the analog PGA 4 and the signal from the switch 3 are selected by a switching switch 5. Furthermore, the selected signal is supplied to a 12-bit analog/digital converter(ADC) 6. Then, a converted digital signal is taken out to an output terminal 8, through a programmable gain control amplifier(PGA) 7 of a digital form which consists e.g. of a multiplier.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-158585 (P2002-158585A)

(43)公開日 平成14年5月31日(2002.5.31)

(51) Int.Cl.7		識別記号	FΙ		ī	-7]-ド(参考)
H 0 3 M	1/18		H 0 3 M	1/18		5 C O 2 1
H04N	5/14		H04N	5/14	Α	5 J O 2 2

審査請求 未請求 請求項の数4 OL (全 7 頁)


(21)出願番号	特顧2000-349790(P2000-349790)	(71)出願人 000002185 ソニー株式会社
(00) ILIES IT	W-P10/E11 E10 E (0000 11 10)	
(22)出願日	平成12年11月16日(2000.11.16)	東京都品川区北品川6丁目7番35号
		(72)発明者 西尾 研一
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(74)代理人 100080883
		弁理士 松隈 秀盛
		Fターム(参考) 50021 PA02 PA64 XA03 XA19
		5J022 AA01 AB07 BA08 CA10 CD02
		CF02 CF07 CF10

(54) 【発明の名称】 アナログフロントエンド回路

(57)【要約】

【課題】 それぞれ使用状況におけるノイズの発生や消費電力を最小にする。

【解決手段】 例えば電荷転送紫子(CCD:図示せず)で撮像されたアナログ信号が入力端子1を通じて相関2重サンプリング回路(CDS)2に供給される。そしてこのCDS2を通じて撮像されたアナログ信号が取り出され、このCDS2で取り出された信号が、切り換えスイッチ3を通じてアナログ形式のプログラム可能な利得制御アンプ(PGA)4に供給される。このアナログPGA4で利得制御された信号と、切り換えスイッチ3からの信号とが切り換えスイッチ5で選択される。さらにこの選択された信号が、例えば12ビットのアナログデジタル変換器(ADC)6に供給される。そして変換されたデジタル信号が、例えば乗算器からなるデジタル形式のプログラム可能な利得制御アンプ(PGA)7を通じて出力端子8に取り出される。



【特許請求の範囲】

【請求項1】 アナログ信号が供給される利得制御可能なアナログアンプと、

とのアナログアンプの出力をデジタル化するアナログデ ジタル変換器と、

このアナログデジタル変換器の出力に任意の値を乗算するデジタルアンプとを有し、

所定の利得までの増幅を前記アナログアンプで行うと共 にそれ以降の増幅を前記デジタルアンプで行う第1の動 作モードと、

前記アナログアンプの利得を固定にして所望の利得の増幅を前記デジタルアンプで行う第2の動作モードとが設けられ、

前記アナログアンプの動作を停止して全利得の増幅を前 記デジタルアンプのみで行う第3の動作モードと、

前記第1〜第3の動作モードを切り換えて所望の信号処理を行うことを特徴とするアナログフロントエンド回路。

【請求項2】 前記アナログアンプ及びデジタルアンプの利得制御を単一の制御信号で行うと共に、

前記アナログアンプ及びデジタルアンプの一方または両方の利得制御系に信号変換テーブルを設けることを特徴とする請求項1記載のアナログフロントエンド回路。

【請求項3】 前記アナログアンプの前後に切り換えスイッチを介してバイバスラインを設け、

前記第3の動作モードでは前記切り換えスイッチを切り 換えて前記アナログアンプをバイバスすると共に前記ア ナログアンプの電源を遮断することを特徴とする請求項 1記載のアナログフロントエンド回路。

【請求項4】 電荷転送素子部から撮像された信号を取 30 り出す相関2重サンプリング回路と共に、前記アナログアンプ、前記アナログデジタル変換器、及び前記デジタルアンプが集積回路化されていることを特徴とする請求項1記載のアナログフロントエンド回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば電子スチルカメラやビデオカメラ等の電子カメラ装置に撮像手段として用いられる電荷転送素子から撮像信号を取り出す際に使用して好適なアナログフロントエンド回路に関する。詳しくは、撮像信号を取り出す際の利得制御の方法を、状況に応じて任意に使い分けられるようにするものである。

[0002]

【従来の技術】例えば電子スチルカメラやビデオカメラ等の電子カメラ装置に撮像手段として用いられる電荷転送素子から撮像信号を取り出す際に使用されるアナログフロントエンド回路においては、従来から例えば図3に示すような複数の方法が実施されている。

【0003】すなわち図3のAは、第1の方法としてア 50 らにデジタルPGA37での利得制御の特性を直線にす

ナログアンプ方式のアナログフロントエンド回路のブロック図である。この図3のAの回路において、例えば電荷転送素子(Charge Coupled Device:以下、CCDと略称する:図示せず)で撮像されたアナログ信号が入力端子30を通じて相関2重サンプリング回路(Correlated Doubule Sampling:以下、CDSと略称する)31に供給される。そしてこのCDS31を通じて撮像されたアナログ信号が取り出される。

【0004】とのCDS31で取り出された信号が、アナログ形式のプログラム可能な利得制御アンプ(Progra mable Gain-control Amplifire:以下、PGAと略称する)32に供給される。さらにこのアナログPGA32には、制御回路33からの利得制御信号が供給される。そしてこの利得制御信号に従って増幅された信号がアナログデジタル変換器(Analog Degital Converter:以下、ADCと略称する)34に供給され、変換されたデジタル信号が出力端子35に取り出される。

【0005】すなわちこの図3のAの回路においては、要求される全ての利得制御をアナログPGA32で行う ものである。そしてこの回路において、民生用として充分な画質を得るためには、ADC34に必要な語長は10~12ビット程度であり、ADC34の語長が短くて済む。このためADC34には一般的に価格の安価な回路を使用でき、消費電力も少なくて済む。さらに出力端での等価的語長は常にADC34の語長に一致し、髙利得のときのノイズは最も少ないものである。

【0006】ところがこの回路において、要求される全ての利得範囲をアナログPGA32で制御するためには、このアナログPGA32部での消費電力が増大し、全体の消費電力も大きなものになってしまう。また、アナログPGA32での利得制御の特性を直線にすることが困難であり、直線性を得るためには制御ソフトウエア上に変換テーブル等を設けることが必要になる。このように図3のAの回路においては、消費電力や制御の直線性などの問題が生じるものである。

【0007】とれに対して図3のBは、第2の方法としてデジタルアンプ方式のアナログフロントエンド回路のブロック図である。なお図中で図3のAと対応する部分には同一の符号を附す。この図3のBの回路において、40 CDS31で取り出された信号が直接ADC36に供給される。そして変換されたデジタル信号に対して制御回路33からの利得制御信号が乗算され、デジタル形式のプログラム可能な利得制御アンプ(PGA)37が形成される。

【0008】従ってこの図3のBの回路においては、要求される全ての利得制御がデジタルPGA37で行われる。そしてこの回路では、アナログPGAを使用しないので回路が単純であり、またオフセットなどの回路のばちつきに起因する問題が少ないので動作が安定する。さたビデジタルPGA37での利得制御の特性を直接にする。

3

ることが可能であり、直線性を得るための制御ソフトウ エア上の変換テーブル等を不要にすることができる。

【0009】ところがこの回路においては、出力端等の 等価的語長はデジタルPGA37で乗算される利得に反 比例して小さくなる。とのため最大利得時での等価的語 長を確保するためには、ADC36の語長を長くする必 要がある。なお民生用として充分な画質を得るためにA DC36に必要な語長は14ビット程度である。従って このように語長の長いADC36は回路規模が大きくな り、また消費電力も極めて大きくなってしまうものであ 10 にしたものであって、これによれば、使用状況に応じて る。

【0010】また、例えば消費電力の増加を避けるため に、CCDの出力をADC36の入力フルスケールに合 わせるためのブリアンプを省略した構成では、用いられ ているCCDの最大出力レベルが小さい場合にADC3 6の入力レンジを全て使用しないことになり、出力端等 での等価的語長が少なくなって画質的に不利になる。ま た、高利得時にはデジタルPGA37より前段の回路の 全てのノイスが増幅されるため、高利得時のノイズは不 利である。

【0011】さらに図3のCは、第3の方法としてアナ ログとデジタルを混合したハイブリッドアンプ方式のア ナログフロントエンド回路のブロック図である。なお図 中で図3のAと対応する部分には同一の符号を附す。と の図3のCの回路において、CDS31で取り出された 信号がアナログPGA38を通じてADC39に供給さ れ、この変換されたデジタル信号がデジタルPGA40 に供給される。さらにこれらのPGA38、40の利得 制御が制御回路33によって行われる。

【0012】従ってとの図3のCの回路においては、デ ジタルPGA40でも増幅が行われるので、アナログP GA38の利得は図3のAの回路の場合より小さくする ことができ、消費電力を少なくできる。またアナログP GA38で増幅が行われるのでADC39の語長は図3 のBの回路の場合より短くすることができる。なお民生 用として充分な画質を得るためにADC39に必要な語 長は12ビット程度になる。従ってこのADC39に、 安価で消費電力の少ない回路を使用できる。

[0013]

【発明が解決しようとする課題】ところがこの図3のC の回路において、高利得時のノイズは図3のBの回路よ りは有利であるが、図3のAの回路よりは不利である。 また全体の消費電力は、例えば図3のBの回路でADC 36の語長を12ビットにした場合よりは大きくなって いる。さらにアナログPGA38が介在することによる 動作の不安定性などの問題は図3のAの回路のままであ る。一方、例えば電子カメラ装置においては使用状況に よってノイズの増加や消費電力の増加が許容される場合

【0014】との出願はこのような点に鑑みて成された 50 得制御回路10に供給されて、上述のデジタルPGA7

ものであって、解決しようとする問題点は、従来の装置 では、ノイズの発生や消費電力を最小にすることができ なかったというものである。一方、例えば電子カメラ装 置においては使用状況によってノイズの増加や消費電力 の増加が許容される場合があるというものである。 [0015]

【課題を解決するための手段】このため本発明において は、アナログアンプとデジタルアンプとを両方設けると 共に、これらを必要に応じて切り換えて使用できるよう 回路を切り換えることで、それぞれ使用状況におけるノ イズの発生や消費電力を最小にすることができる。

[0016]

20

【発明の実施の形態】すなわち本発明においては、アナ ログ信号が供給される利得制御可能なアナログアンプ と、このアナログアンプの出力をデジタル化するアナロ グデジタル変換器と、このアナログデジタル変換器の出 力に任意の値を乗算するデジタルアンプとを有し、所定 の利得までの増幅をアナログアンプで行うと共にそれ以 降の増幅をデジタルアンプで行う第1の動作モードと、 アナログアンプの利得を固定にして所望の利得の増幅を デジタルアンプで行う第2の動作モードと、アナログア ンプの動作を停止して全利得の増幅をデジタルアンプの みで行う第3の動作モードとが設けられ、第1~第3の 動作モードを切り換えて所望の信号処理を行うものであ

【0017】以下、図面を参照して本発明を説明する に、図1は本発明を適用したアナログフロントエンド回 路の一実施形態の構成を示すブロック図である。

【0018】図1において、例えば電荷転送素子(CC D=Charge Coupled Device : 図示せず) で撮像された アナログ信号が入力端子1を通じて相関2重サンプリン グ回路(CDS = Correlated Doubule Sampling) 2に 供給される。そしてとのCDS2を通じて撮像されたア ナログ信号が取り出され、このCDS2で取り出された 信号が、切り換えスイッチ3を通じてアナログ形式のプ ログラム可能な利得制御アンプ(PGA = Programable Gain-control Amplifire) 4に供給される。

【0019】このアナログPGA4で利得制御された信 号と、切り換えスイッチ3からの信号とが切り換えスイ ッチ5で選択される。さらにこの選択された信号が、例 えば12ビットのアナログデジタル変換器(ADC=An alog Degital Converter) 6に供給される。そして変換 されたデジタル信号が、例えば乗算器からなるデジタル 形式のプログラム可能な利得制御アンプ(PGA=Prog ramable Gain-controlAmplifire) 7を通じて出力端子 8に取り出される。

【0020】さらにPGAモード制御回路9が設けられ る。そしてこのPGAモード制御回路9からの信号が利

20

に対する利得制御が行われると共に、この利得制御回路 10からの信号が利得変換テーブル11を通じてアナロ グPGA4に供給される。なおアナログPGA4とデジ タルPGA7とでは、制御信号に対する利得の制御応答 が異なるために、利得変換テーブル11を用いて応答が 等しくなるように制御信号の変換を行う。

【0021】すなわち、例えば利得制御回路10からは デジタルPGA7に対して所定の制御応答が得られるよ うに制御信号が出力される。これに対してこの制御信号 をとのままアナログPGA4に供給すると、例えば図2 10 る。 に破線 a で示すような制御応答になってしまうために、 例えば図2に実線bで示すような変換特性を持った変換 テーブル11を設けることによって、アナログPGA4 においてもデジタルPGA7と同等の制御応答が得られ るようにするものである。

【0022】そしてPGAモード制御回路9からは、例 えば所定の利得までの増幅をアナログPGA4で行うと 共にそれ以降の増幅をデジタルPGA7で行う第1の動 作モードと、アナログPGA4の利得を固定にして所望 の利得の増幅をデジタルPGA7で行う第2の動作モー ドと、アナログPGA4の動作を停止して全利得の増幅 をデジタル PGA 7 のみで行う第3の動作モードとが設 けられ、これらの動作モードを切り換えて所望の利得制 御が行われるようにされる。

【0023】すなわち、例えば最大利得を36dBとし て利得を徐々に上げていく場合に、第1の動作モードで は、最初にアナログPGA4に対して例えば0~18 d Bの制御が行われ、アナログPGA4の利得が18dB になって以降にデジタルPGA7に対して0~18dB の制御が行われる。また第2の動作モードでは、例えば 30 アナログPGA4には任意の固定の利得制御が行われる と共に、デジタルPGA7に対して0~36dBの制御 が行われる。

【0024】さらに第3の動作モードでは、アナログP GA4の動作を停止すると共に、デジタルPGA7に対 して0~36dBの制御が行われる。 ととでPGAモー ド制御回路9からは、さらに電源制御回路12に制御信 号が供給され、この電源制御回路12によりアナログP GA4の電源が制御される。またPGAモード制御回路 9から制御信号により切り換えスイッチ3、5での信号 40 選択の切り換えが行われ、これによりアナログPGA4 の動作が停止される。

【0025】なおこれらのPGAモード制御回路9での 動作モードの切り換えや、実際に制御される利得の制御 信号は、例えばデータ入力端子13を通じてデータ信号 として外部(図示せず)から供給される。なおデータ入 力端子13を通じて供給されるデータ信号の形式は、上 述のPGAモード制御回路9で使用できるものであれば 任意のものでよく、例えば上述のアナログフロントエン ド回路及び他の回路で共通のデータ信号の形式を用いる 50 できる。これにより、例えば直線性を得るための変換テ

ことができる。

【0026】そして上述の回路において、例えば消費電 力を極力減らしたい場合には、上述の第3の動作モード のフルデジタルモードとすることにより、アナログPG A4の動作を停止して消費電力を大幅に削減することが できる。これに対してノイズの低減を図る場合には、上 述の第1の動作モードのハイブリッドモードとすること により、デジタルPGA7での増幅利得を下げてそれま での回路で発生されるノイズの増幅を抑えることができ

6

【0027】さらに第2の動作モードのプリアンプ(固 定利得)付きデジタルモードでは、消費電力は第1の動 作モードのハイブリッドモードと同程度で、ノイズの発 生はハイブリッドモードよりは不利である。しかしこの 第2の動作モードでは、使用中にアナログPGA4の利 得が変化されないので、第3の動作モードのフルデジタ ルモードと同様にオフセットによる過渡現象などの不具 合が発生せず、利得制御を良好に行うことができるもの である。

【0028】そとで上述の回路において、例えば電子ス チルカメラに使用する場合には、撮像された画像をファ インダーに表示するだけのモニターモードではノイズの 発生は許容されるので、消費電力の最も少ないフルデジ タルモードとし、撮像された静止画像を記録するキャプ チャー時には、ノイズの発生の最も少ないハイブリッド モードとする。なおキャプチャーに要する時間は短時間 であり、キャプチャー後には再びフルデジタルモードに 戻す。

【0029】また、動画像の撮影記録を行う場合には、 ノイズの発生が比較的少なく、また過渡現象などの不具 合の発生のないプリアンプ付きデジタルモードにする。 なお動画像の場合には、回路中で発生される不規則なノ イズ等は目立つととがなく、多少のノイズは許容される ものである。このようにしてそれぞれの使用状況等に応 じた切り換えを行うことで、全体の消費電力を少なく し、またノイズの発生も許容できる程度に抑えることが できる。

【0030】従ってこの実施形態において、アナログア ンプとデジタルアンプとを両方設けると共に、これらを 必要に応じて切り換えて使用できるようにしたことによ り、使用状況に応じて回路を切り換えることで、それぞ れ使用状況におけるノイズの発生や消費電力を最小にす ることができる。これによって、従来の装置では、ノイ ズの発生や消費電力を最小にすることができなかったも のを、本発明によればこのような問題点を容易に解消す ることができるものである。

【0031】なお上述の実施形態では、利得変換テーブ ル11を設けているので、例えば単一の制御信号でアナ ログPGA4とデジタルPGA7との制御を行うことが

ーブルを制御ソフトウェア上に設けるなどの必要がなく なり、簡単な制御信号で全体の利得制御を行うことがで きるようになる。またこのような利得変換テーブルは、 デジタルPGA7の制御系に設けることもできる。ある いは両方に設けて制御を行うこともできる。

【0032】また上述の実施形態において、第3の動作 モードでは、アナログPGA4の前後に設けられた切り 換えスイッチ3、5を切り換えてアナログPGA4をバ イバスすると共に、電源制御回路12に制御信号を供給 してアナログPGA4の電源を遮断するようにしている 10 になるものである。 ので、第3の動作モードのフルデジタルモードでは、ア ナログPGA4での消費電力を完全に値0にすることが でき、全体の消費電力を最小にすることができる。

【0033】さらに上述の回路は、相関2重サンプリン グ回路(CDS)と共に集積回路化することにより、例 えば使用状況に応じて任意に動作モードを切り換えると とのできる極めて効率の良いアナログフロントエンド回 路を形成することができる。これによって、消費電力の 削減を重視したり、低ノイズの撮像信号を得ることを重 視するなどのそれぞれの使用状況に応じたアナログフロ 20 子部から撮像された信号を取り出す相関2重サンプリン ントエンド回路を1つの集積回路で実現することができ るものである。

【0034】こうして上述のアナログフロントエンド回 路によれば、アナログ信号が供給される利得制御可能な アナログアンプと、このアナログアンプの出力をデジタ ル化するアナログデジタル変換器と、このアナログデジ タル変換器の出力に任意の値を乗算するデジタルアンプ とを有し、所定の利得までの増幅をアナログアンプで行 うと共にそれ以降の増幅をデジタルアンプで行う第1の 動作モードと、アナログアンプの利得を固定にして所望 30 の利得の増幅をデジタルアンプで行う第2の動作モード と、アナログアンプの動作を停止して全利得の増幅をデ ジタルアンプのみで行う第3の動作モードとが設けら れ、第1~第3の動作モードを切り換えて所望の信号処 理を行うことにより、使用状況に応じて回路を切り換え ることで、それぞれ使用状況におけるノイズの発生や消 費電力を最小にすることができるものである。

【0035】なお本発明は、上述の説明した実施の形態 に限定されるものではなく、本発明の精神を逸脱すると となく種々の変形が可能とされるものである。

[0036]

【発明の効果】従って請求項1の発明によれば、アナロ グアンプとデジタルアンプとを両方設けると共に、これ らを必要に応じて切り換えて使用できるようにしたこと により、使用状況に応じて回路を切り換えることで、そ

れぞれ使用状況におけるノイズの発生や消費電力を最小 にすることができるものである。

【0037】また請求項2の発明によれば、アナログア ンプ及びデジタルアンプの利得制御を単一の制御信号で 行うと共に、アナログアンプ及びデジタルアンプの一方 または両方の利得制御系に信号変換テーブルを設けると とによって、例えば直線性を得るための変換テーブルを 制御ソフトウエア上に設けるなどの必要がなくなり、簡 単な制御信号で全体の利得制御を行うことができるよう

【0038】さらに請求項3の発明によれば、アナログ アンプの前後に切り換えスイッチを介してバイパスライ ンを設け、第3の動作モードでは切り換えスイッチを切 り換えてアナログアンプをパイパスすると共にアナログ アンプの電源を遮断することによって、第3の動作モー ドのフルデジタルモードでは、アナログアンプでの消費 電力を完全に値0にすることができ、全体の消費電力を 最小にするととができるものである。

【0039】また請求項4の発明によれば、電荷転送素 グ回路と共に、アナログアンプ、アナログデジタル変換 器、及びデジタルアンプが集積回路化されていることに よって、消費電力の削減を重視したり、低ノイズの撮像 信号を得ることを重視するなどのそれぞれの使用状況に 応じたアナログフロントエンド回路を1つの集積回路で 実現することができるものである。

【0040】これによって、従来の装置では、ノイズの 発生や消費電力を最小にすることができなかったもの を、本発明によればとのような問題点を容易に解消する ことができるものである。

【図面の簡単な説明】

【図1】本発明の適用されるアナログフロントエンド回 路の一実施形態の構成図である。


【図2】その動作の説明のための図である。

【図3】従来のアナログフロントエンド回路の構成図で ある。


【符号の説明】

1…入力端子、2…相関2重サンプリング回路(CD S)、3,5…切り換えスイッチ、4…アナログ形式の 40 プログラム可能な利得制御アンプ (アナログPGA)、 6…アナログデジタル変換器(ADC)、7…デジタル 形式のプログラム可能な利得制御アンプ(デジタルPG A)、8…出力端子、9…PGAモード制御回路、10 …利得制御回路、11…利得変換テーブル、12…電源 制御回路、13…データ入力端子


[図1]





[図2]











This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the iter	ms chec	ked:
☐ BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
☐ FADED TEXT OR DRAWING	· · · · · · · · · · · · · · · · · · ·	
☑ BLURRED OR ILLEGIBLE TEXT OR DRAWING	4	¥.
☐ SKEWED/SLANTED IMAGES		
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS		
GRAY SCALE DOCUMENTS	• .	
LINES OR MARKS ON ORIGINAL DOCUMENT		
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUA	ALITY	
OTHER:		

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.